PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-288643

(43)Date of publication of application: 13.10.1992

(51)Int.CI.

G06F 12/02 G06F 15/16

(21)Application number: 03-077073

(22)Date of filing:

19 02 1001

(71)Applicant :

NEC CORP

(72)Inventor:


YOKOTA KEIICHI

(54) MEMORY MAPPING SYSTEM FOR MULTI-PROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To reduce a shared memory part to take a large local memory part.

CONSTITUTION: In the multiprocessor system where the area of a shared memory 2 used by each slave processor 4 is limited to a specific area indicated by a master processor 1 at the time of system initialization, each slave processor 4 has an address register 7 to which upper bits of the area indicated by the master processor 1 are set. A fixed area having the same size as the use area of the shared memory 2 indicated by the master processor 1 is set on an arbitrary address space of the memory map of the slave processor. When the fixed area is accessed, the output of the address register 7 is outputted to a system bus 3 to access the shared memory 2. Thus, the shared memory 2 is accessed through the fixed area independently of the address of the area indicated by the master processor 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998.2000 Japan Patent Office

(19) []本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-288643

(43)公開日 平成4年(1992)10月13日

. (51) int.Cl.5

識別記号 广内整理番号

FΙ

技術表示箇所

G06F 12/02

5 1 0 8841 – 5B

15/16 3 2 0 M 8840-5L

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平3-77073

(22)出頭日

平成3年(1991)3月18日

(71)出廢人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 横田 圭一

東京都港区芝五丁目?番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54)【発明の名称】 マルチプロセツサシステムのメモリマツピング方式

(57)-【要約】

【目的】 共通メモリ部を小さくしてローカルメモリ部を大きくとる。

【構成】 各スレーププロセッサ4の使用する共通メモリ2の領域はシステムの初期化時にマスタプロセッサ1からそれぞれ指示される特定の領域だけに限られるマルチプロセッサシステムにおいて、各スレーププロセッサ1は、マスタプロセッサ1から指示された領域の上位ビットが設定されるアドレスレジスタ7を有する。マレープロセッサ1から指示された共通メモリ2の使用領域のサイズと同じ大きさの固定エリアがスレーププロセッサ4のメモリマップ上の任意のアドレス空間上に設定シシスタ7の出力をシステムパス3上に出力して共通メモリ2をアクセスする。これにより、共通メモリ2に対するアクセスは、マスタプロセッサ1から指示される領域のアドレスに拘らず、固定エリアを通して行われる。



10

【特許請求の範囲】

【請求項1】 1 つのマスタプロセッサと、複数のスレ ーププロセッサと、共通メモリと、前記マスタプロセッ サと前記複数のスレーププロセッサと前記共通メモリと を接続するシステムパスとを備え、前記複数のスレーブ プロセッサの各々の使用する前配共通メモリの領域は、 システムの初期化時に前記マスタプロセッサからそれぞ れ指示される特定の領域だけに限られるマルチプロセッ サシステムにおいて、前記複数のスレーブプロセッサの 各々は、当該スレーププロセッサのソフトウェアにより 前記マスタプロセッサから指示された領域の上位ビット が設定されるアドレスレジスタと、前記マスタプロセッ サから指示された前記共通メモリの使用領域のサイズと 同じ大きさの固定エリアを当該スレーププロセッサのメ モリマップ上の任意のアドレス空間上に設定する手段 と、を有することを特徴とするマルチプロセッサシステ ムのメモリマッピング方式。

【請求項2】 前記複数のスレーププロセッサの各々 は、前記固定エリアをアクセスしたときに、前記アドレ スレジスタの出力を前記システムパス上に出力して前記 20 共通メモリをアクセスする手段を有する請**求項**1に記**載** のマルチプロセッサシステムのメモリマッピング方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、共通メモリを有するマ ルチプロセッサシステムのメモリマッピング方式に関す

[0002]

【従来の技術】従来、共通メモリを有するマルチプロセ 接アクセスできるアドレス空間を、マスタプロセッサと のデータの授受用に使用する共通メモリ部と、スレーブ プロセッサ内に存在しスレーププロセッサ独自の処理に 使用するローカルメモリ部とに分ける必要がある。初期 化時に初めてそのデータ授受用エリアをマスタプロセッ サから指示されるような場合、指定される可能性のある エリア全てを共通メモリ部とする必要がある。

[00031

【発明が解決しようとする課題】このように、従来のマ ルチプロセッサシステムでは、共通メモリ部を大きくと *40* る必要がある場合には、ローカルメモリ部を一定量以上 にすることが簡単にはできない。

【0004】木発明の目的は、共通メモリ部を小さくし てローカルメモリ部を大きくとることができるマルチブ ロセッサシステムのメモリマッピング方式を提供するこ とにある。

[0005]

【課題を解決するための手段】本発明のマルチプロセッ サシステムのメモリマッピング方式は、1つのマスタブ

と、前配マスタブロセッサと前配複数のスレーブプロセ ッサと前記共通メモリとを接続するシステムパスとを偏 え、前配複数のスレーブプロセッサの各々の使用する前 記共通メモリの領域は、システムの初期化時に前記マス タプロセッサからそれぞれ指示される特定の領域だけに 限られるマルチプロセッサシステムにおいて、前記複数 のスレーブプロセッサの各々は、当該スレーブプロセッ サのソフトウェアにより前記マスタプロセッサから指示 された領域の上位ピットが設定されるアドレスレジスタ と、前配マスタブロセッサから指示された前配共通メモ リの使用領域のサイズと同じ大きさの固定エリアを当該 スレーププロセッサのメモリマップ上の任意のアドレス 空間上に設定する手段と、前記固定エリアをアクセスし たときに、前記アドレスレジスタの出力を前記システム パス上に出力して前記共通メモリをアクセスする手段と を有する。

[00061

【作用】前紀共通メモリに対するアクセスは、前紀マス タプロセッサから指示される領域のアドレスに拘らず、 前記固定エリアを通して行う。

[0007]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1に本発明の一実施例によるメモリマッ ピング方式が適用されるマルチプロセッサシステムの構 成を示す。本実施例によるマルチプロセッサシステム は、マスタブロセッサ1と、共通メモリ2と、システム パス3と、複数のスレーブプロセッサ(図中では1つの み図示する。) 4とを有する。システムパス3にマスタ プロセッサ1とスレーブプロセッサ4と共通メモリ2と ッサシステムにおいては、スレーププロセッサでは、直 30 が接続されている。スレーププロセッサ4の各々の使用 する共通メモリ2の領域は、システムの初期化時にマス タプロセッサ1からそれぞれ指示される特定の領域だけ に限られる。本実施例では、スレーブプロセッサ4が7 つあるとし、第1乃至第7のスレーププロセッサと名付 ける。

【0008】スレーププロセッサ4は、中央処理装置 (CPU) 5と、ローカルメモリ6と、共通メモリ2内 の使用するエリアのアドレスの上位ビットを出力するア ドレスレジスタ7と、システムのアドレスパスをドライ プするパッファ8とを有する。

【0009】ここでは、共通メモリ2、スレーププロセ ッサ4のCPU5のメモリ空間を1Mパイトとし、各ス レーププロセッサ4が使用する共通メモリ2の領域を6 4Kパイトとし、初期化時にマスタプロセッサ 1 から指 示される共通メモリ2のメモリマップが図2に示すよう な場合について説明する。すなわち、共通メモリ2の1 6 進で表されたアドレス 0 0 0 0 0 (H) ~7 F F F F (H) の範囲はマスタブロセッサ1に割り当てられてい る。そして、第1乃至第7のスレーブプロセッサには、 ロセッサと、複数のスレーププロセッサと、共通メモリ 50 それぞれ、共通メモリ2のアドレス80000(H)~

3

8 F F F F (II)、90000 (II) ~9 F F F F (H)、A0000 (H) ~A F F F F (H)、B0000 (H) ~B F F F F (H)、C0000 (H) ~C F F F F (H)、D0000 (H) ~D F F F F (H)、D0000 (H) ~EFFFF (H)の範囲が割り当てられている。又、スレーププロセッサ4のCPU5のメモリ空間においては、アドレス00000 (H)~EFFFF (H)の範囲がローカルメモリ6の使用可能エリア (ローカルメモリ部)として割り当てられ、アドレスF0000 (H)~FFFFF (H)の範囲が共通メモリ2のアクセスエリア (共通メモリ部)として割り当てられている。

【0010】スレーププロセッサ4は、初期化時にマスタプロセッサ1から指示されたメモリの使用領域のアドレス上位4ビットをアドレスレジスタ7に書き込む。パッファ8には、CPU5のアドレスパスA0~A19のうちA0~A15が接続されており、レジスタ7の出力がA16~A19として接続されている。スレーププロセッサ4は、共通メモリ2にアクセスする場合には、所望のアドレスのA16~A19を総て"1"にしたアドレスに変更してアクセスする。システムのアドレスパスのA16~A19にはアドレスレジスタ7の値が出力されるために、アドレスF0000(H)~FFFFF(II)のエリアを通して、所望のアドレスの共通メモリ2にアクセスが可能である。

【0011】これにより、従来はマスタプロセッサ1の 指示により使用する可能性のあるアドレス80000 (H) ~EFFFFF(H)のエリアを共通メモリ2用に 割り当てなければならなかったが、本実施例ではアドレスF0000(H)~FFFFF(H)までとすることができる。したがって、ローカルメモリ6の使用可能エリアとしてアドレス0000(H)~EFFFF(H)までの広範囲なエリアを持つことが可能である。【0012】

【発明の効果】以上説明したように、本発明によれば、スレーププロセッサが共通メモリにアクセスするメモリマップ上のエリア(共通メモリ部)を小さくすることが10 でき、スレーププロセッサ内のローカルメモリの使用可能エリア(ローカルメモリ部)を大きくとることができるという効果がある。

【図面の簡単な説明】


【図1】本発明の一実施例によるメモリマッピング方式 が適用されるマルチプロセッサシステムの構成を示すプロック図である。

【図2】図1中の共通メモリとスレーププロセッサのメモリマップを示す図である。


【符号の説明】

- 20 1 マスタプロセッサ
 - 2 共通メモリ
 - 3 システムパス
 - 4 スレーププロセッサ
 - 5 CPU
 - 6 ローカルメモリ
 - 7 アドレスレジスタ
 - 8 パッファ

[図1]



[図2]



, v. 15.